燦芯股份688691.SH：28nmHKC+工藝PLLIP設計驗證成功
時間：2024-09-25 22:03 | 責任編輯：宋元明清 | 來源: 證券之星 | 關鍵詞： | 閱讀量：7108 |
格隆匯9月25日丨燦芯股份在投資者關系活動上表示，(1)ADC:公司40nmLL工藝16bitSARADCIP設計驗證成功，最高采樣率達到4Msps，有效位達到14bit以上；(2)PLL:公司28nmHKC+工藝PLLIP設計驗證成功，最高速率達到4.5GHz；同期公司28nmHKD1.8V工藝PLLIP設計完成進入驗證階段以及基于28nmHKD2.5V工藝PLLIP設計完成進入驗證階段。
免責聲明：此文內(nèi)容為本網(wǎng)站轉載企業(yè)宣傳資訊，僅代表作者個人觀點，與本網(wǎng)無關。僅供讀者參考，并請自行核實相關內(nèi)容。
